

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 01251734 A

(43) Date of publication of application: 06 . 10 . 89

(51) Int. Cl . H01L 21/68

(21) Application number: 63079061

(22) Date of filing: 31 . 03 . 88

(71) Applicant:

TERU BARIAN KK

(72) Inventor:

KIRIYAMA KENJI KAWAJI TOSHIYUKI HORIUCHI TAKASHI

(54) SEMICONDUCTOR MANUFACTURING APPARATUS


(57) Abstract:

PURPOSE: To enhance the wafer conveyance efficiency and the treatment capacity of an apparatus as a whole by a method wherein a wafer housing mechanism used to temporarily keep a semiconductor wafer is installed between a first wafer conveyance mechanism and a second wafer conveyance mechanism.

CONSTITUTION: Load-lock chambers 3 are arranged and installed individually on both sides by sandwiching a wafer conveyance chamber 1 in the central part of a multi-chamber type CVD apparatus on one side of the conveyance chamber. A conveyance mechanism 6 on the side of the load-lock chambers is installed inside the conveyance chamber 1; a semiconductor wafer 5 is conveyed between wafer carriers 2 inside the individual load-lock chambers 3 and the conveyance chamber 1. A conveyance mechanism 7 on the side of a treatment chamber conveys the semiconductor wafer 1 conveyed to the conveyance chamber 1 to individual treatment chambers, e.g., prescribed treatment chambers 4a, 4b, 4c. A buffer shelf 8 is installed between these conveyance mechanism 6, 7; the semiconductor wafer 5 which has been conveyed by using both conveyance mechanisms 6, 7 is housed temporarily. By this setup, the standby time of a wafer conveyance system due to a

difference in the treatment capacity of the individual wafer conveyance mechanisms 6, 7 can be eliminated.

COPYRIGHT: (C)1989,JPO&Japio



⑫ 公 開 特 許 公 報 (A)

平1-251734

@Int. Cl. 4

識別記号

庁内整理番号

@公開 平成1年(1989)10月6日

H 01 L 21/68

A-7454-5F

審査請求 未請求 請求項の数 1 (全4頁)

半導体製造装置 60発明の名称

> 昭63-79061 ②特 願

昭63(1988)3月31日 100 22出

建 桐 山 @発 明 者

川梨県菲崎市藤井町北下条2381番地の1

株式会社内

冶 利 個発 明 河

山梨県韮崎市藤井町北下条2381番地の1 テル・パリアン

株式会补内

孝 明 堀 ⑫発

山梨県韮崎市藤井町北下条2381番地の1 テル・バリアン

株式会社内

テル・パリアン株式会 包出

山梨県韮崎市藤井町北下条2381番地の1

佐一 分砂 理人 弁理士 須山

跀

1. 発明の名称

半專体製造装置

2. 特許請求の範囲

ウェハキャリアに収容された半導体ウエハを取 出す第1のウェハ撥送機構と、前記第1のウェハ 搬送機構により搬送された半導体ウエハを処理室 内に敬送する第2のウエハ撤送機構とを備えた半 導体製造装置において、

前記第1のウエハ版送機構と、第2のウエハ級 送機構間に、これら両ウエハ搬送機構により搬送 された半導体ウエハを一時保管するための複数枚 のウェハ収容機構を設けたことを特徴とする半導 体划造装置。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は、半導体製造装置に関する。

(従来の技術)

近年の半導体製造工程で使用する半導体の製

造装置例えばCVD装置等では、多品種・少量生 遊化に対応するために、各半導体ウエハ毎に生産 管理が可能な枚葉処理方式の製造装置が普及して おり、このような枚葉処理方式の半導体製造装置 では、予備真空室となるロードロック室にウエハ キャリアを収容し、このウエハキャリアから所定 の半導体ウエハを搬送装置により取出して、所定 の処理室へと搬送するような構成となっている。

このような半導体製造装置の搬送装置は、ロー ドロック室から半導体ウエハを取出して装置内に 搬送するロードロック室開搬送系と、このロード ロック室側療送系により搬送された半導体ウエハ を移城して所定の処理窒までこれを扱送する処理 室側扱送系とから構成されており、処理室側搬送 系により所望の処理室へと半導体ウエハを綴送し て一連の処理が可能となっている。

(発明が解決しようとする課題)

しかしながら、上述した従来の半導体製造装 置では、ロードロック室側の搬送系と処理室側の 搬送系に処理能力差がある場合には、全体の搬送

処理能力が処理能力の低い搬送系の処理能力となり、さらに処理能力の低い搬送系に待ち時間を生じた時等、装置全体の処理能力を低下させる原因となっていた。

例えば、処理室側接送系が半事体ウエハを各処理室に搬送している間は、ロードロック室側の搬送系は、次処理の半導体ウエハを保持したまま処理室側搬送系への移載場所で待機していなければならず、逆に処理室側搬送系の処理が早い場合には、ロードロック室側搬送系が次処理の半導体ウエハを移載場所まで搬送するまで待機しなければならなくなる。

本苑明は、上述した従来の問題点を解決するためになされたもので、処理金剛被送系とロードロック金剛搬送系間に半導体ウエハの一時収容機構を設けることで、各撤送系の符機時間がなくなり、ウエハ搬送効率を向上させ、装置全体の処理能力が向上する半導体の製造装置に関する。

[発明の構成]

(課題を解決するための手段)

中央部に配置されたウエハ接送室1の一方には、これを挟んで両側に失々ウエハキャリア2を収容するロードロック室3が配設されており、また、ウェハ被送室1の他方には、ウエハ扱送室1を中心としてほぼ90°の角度問稿をおいて3つのチャンバ4a、4b、4cが何心円上に配設されている。

このような C V D 装置における半導体ウエハの処理は、まず、ロードロック 室側搬送機構 6 のウエハ保持部例えば搬送アーム 6 a 安により、ウエ

(作用)

第1のウエハ撥送機構と、第2のウエハ撥送機構即に、半事体ウエハを一時保管するためのウエハ収容機構を設けることで、両ウエハ撥送機構の待機時間がなくなり、ウエハ撥送効率が向上し、装置全体の処理能力を向上させることができる。

(実施例)

以下、本苑明をマルチチャンパ型CVD装置 に適用した一実施例について図を参照して説明する。

ハキャリア2から所定の半導体ウエハ5を取出して、これを観送室1内のパッファ棚8へ移載する。そして、処理室側搬送機構7のウエハ保持部例えば搬送アーム7aにより、このパッファ棚8から所定の半導体ウエハを取出し、所定のチャンパへと搬送し、一連の処理を行う。処理終了後の半時はウエハキャリアへ収容する。

ところで、パッファ棚8は、多数の半導体ウエハを収容できるように、例えば第2回に示すように、多段式の棚とし、各棚(以下、スロット)8 aに夫々半導体ウエハ5を収容するように構成されている。

このパッファ棚8は、昇隆台8上に搭載されており、この昇降台9を駆動させて所定のスロット8aをウェハ搬送機協6、7の搬送アーム6a、7aと同レベルの高さにし、半導体ウェハラの移載を行う。

また、パッファ 脚8の昇降路に沿って、例えば フォトセンサ等のスロット位置校出機構10がバ

このように、各ウエハ 概送 模構 6 、 7 間にバッファ棚 8 を設け、このバッファ棚 8 に半導体ウエハを一時収 2 する 情成とすることで、各ウエハ 搬送 機構 6 、 7 の処理能力の 登により生じるウエハ 搬送系の待機時間がなくなり、装置全体の処理能力が向上する。

ところで上述実施例では、バッファ棚8の数置

6、 7 ···· ウエハ 搬送機構、 8 ····· バッファ棚、 9 ··· ・・ 昇降台、 1 0 ··· ・・ スロット位置接出機構、 1 1 ··· ・・ 装置制御部、 1 2 ··· ・ 記憶機構。

出願人 テル・バリアン株式会社 代理人 弁理士 須 山 佐 一 数を1つとしたが、特に设置数に限定されるものではなく、例えば、未処理の半導体ウエハを収容するバッファ棚と処理済の半導体ウエハを収容するバッファ棚とを別々に设ければ、各ウエハ搬送系の符機時間をさらに短縮することができる。

また、バッファ棚近傍にウエハ冷却媒体を配設 すれば、処理プロセス中でウエハの冷却を行うこ ともできる。

[発明の効果]

以上説明したように、本免明の半導体製造装置によれば、半導体ウェハの搬送系の製送効率が向上し、装置全体の処理能力の向上が図れる。 4. 図面の簡単な説明

第1 図は本発明をマルチチャンパ型 C V D 装置に適用した実施例の装置構成を示す図、第2 図 (a) は第1 図のパッファ棚の構成を示す平面図であり、第2 図 (b) は第2 図 (a) の側面図で

1 … … 撤送室、 3 … … ロードロック室、 4 a、 4 b、 4 c … … チャンパ、 5 … … 半導体ウエハ、

